英特尔太老实了。他们使用10纳米工艺。英特尔表示晶体管密度达到了100MTr/mm2。TSMC的7nm工艺只达到了101.23MTr/mm2，相差无几。智能手机很少由英特尔制造，英特尔10纳米工艺晶体管的密度可以与TSMC和三星的7纳米工艺相媲美。
手机CPU现在是7纳米工艺，为什么电脑CPU还是12纳米？
智能手机很少采用英特尔的代工的，而英特尔的10nm工艺晶体管的密度可以媲美台积电和三星的7nm工艺。台积电的7nm工艺只不过是在取名的时候用上了7nm，英特尔采用了不一样的计算方法，英特尔比较老实，说自己的是10nm工艺而已。英特尔这一次还是过于老实了所谓的几nm工艺，并没有一个统一明确的规范！更多的是靠芯片厂商都是各自使用着自己那一套计算方法，也就是说，你说自己的5nm都行如果同行不锤你的话。
只有找出一个跟5nm相关的参数就行了。但是，英特尔就过于老实了，它们采用了10nm工艺，Intel表示晶体管密度达到了100MTr/mm2台积电的7nm工艺也只不过才达到101.23MTr/mm2，几乎是一样鹅。但是因为采用了不同的计算方式，所以英特尔的就说自己是10nm计算工艺。同时，对比台积电的7nm工艺，栅极尺寸54x44nm，越小越好SRAM面积0.0312m2都好一点。
那就是说，台积电在营销上赢得了优势而已！英特尔依然按照的是老旧的公式来计算，因此计算出是10nm。并不是电脑芯片不需要更先进的纳米制程人类追求的步伐是不会停下来的，人类一直在追求进步。有些事情停滞不前，更多是因为目前的技术水平到了目前人类的学术上限，还需要基础学科的突破。所以，并不会存在说，电脑芯片不需要更加现金的纳米制程。
未来台积电的工艺达到1纳米的话，那么是不是1纳米就算封顶了？手机性能上不去了吗？
居然还有人傻不拉几的洋洋洒洒几千字配着图论述工艺到1nm以下，实在是不忍直视。首先简要说明一下FinFET工艺实现商用的背景，这项技术是一个阶段性分水岭，出现在16/14nm节点。主要是因为之前的20nm节点惨不忍睹，因为在这种微观尺度上，已经受到了明显的量子隧穿效应影响，微观尺度的电子具有波动性质，能够展示出隧穿行为，大量的电子根本不会沿着你在硅晶上雕刻的微观电路走，从宏观上来看，就是你这块CPU漏电了，你加再高的电压，CPU性能都没有得到多少提升，白白浪费了电流。
在这种前提下，你制程工艺越小，微观尺度的影响越大，量子隧穿效应越明显，制程带来的性能提升越小，由于芯片面积减小发热更集中，在这个时候，制程进步已经是一个死局了。所以只好在16/14nm节点引入了FinFET工艺，强行中和了制程缩小带来的副作用。但是这治标不治本，量子力学是现代物理学三大基石之一，只要你制程越来越小，你就永远逃不出他的魔爪，而且制程越小受到的影响越大，这是宇宙决定的。
在5nm工艺附近，你会遇到严重的经济问题，即缩小工艺已经不能带来半导体优异的物理性能，更不用说1nm以下的任何东西了。除非你强行反转物理定律，在这个尺度上，不管你用的是硅还是什么牛逼的材料，电子都是一视同仁的，根本不会鸟你的电路。在未来很长一段时间内，芯片不会靠减少制造工艺来提高性能，而是靠降低成本，改进制造工艺，扩大规模，优化架构。
